AI/HPC晶片测试针脚数倍数增长，加上高压、高电压、高温与更大的封装尺寸，让后段测试技术提升，台系供应链享地利之便，迎接市占与价格双升行情。
【文／林丽雪】
不管是GB200或下半年将量产的GB300，复杂度大为提高的AI及HPC晶片正进入快速出货期，为确保每颗晶片的良率，半导体后段测试的要求标准愈来愈高，测试产业的ＴＡＭ（整体潜在市场）也正随著ＡＩ需求而快速扩张。
外资高盛指出，半导体测试产业正随著晶片往更先进制程节点迈进而出现全面性的结构转变，未来几年营运成长可期。国内后段测试设备供应商包括鸿劲、致茂、探针卡厂旺矽及测试Socket厂颖崴，正享有地缘优势，市占率扩张可期，成为这股结构趋势转变下的最大受益者。
ＡＩ晶片非先进测试不可
高盛指出，半导体晶片正变得更聪明、运作速度更快、晶片的设计制造也变得更复杂，但没有先进测试，即便是最强大的ＡＩ晶片也会失败。
而随著AI/HPC晶片采用更复杂的设计、且追求更高效能，为了确保晶片的产出及良率，测试需求的标准也大幅提高，包括接点更多、速度更快及测试公差更严格等，这些愈加严苛的测试标准，是半导体晶片测试的新挑战，也是拉动测试产业出现结构性趋势成长的关键。
尤其是对AI/HPC晶片来说，由于采用先进制程与封装技术，晶片成本大幅提升，因此高品质的晶圆与晶片级测试变得极为重要，这也推动市场对更细间距与更高针脚数的探针卡（Probe Card）与测试Socket需求。
而在半导体测试环节中，针脚数（Pin）是决定探针卡（Probe Card）及测试Socket定价最重要的因素之一，针脚数愈高，测试单价就愈贵。
据统计，目前AI/HPC用的测试Socket平均需要五○○○～七○○○个针脚，而ＰＣ仅约需要一○○○～二○○○个，智慧手机则约一○○○～一五○○个；至于探针卡（Probe Card），AI/HPC平均约需二万～四万个针脚，而消费性晶片如DDIC或PMIC仅需一○○○～二○○○个，TDDI则约三○○○～四○○○个，显见AI及HPC晶片需要测试的电气讯号数量直线飞涨。
再者，测试针脚数量增加与晶片的复杂度提升，也带来了新的测试挑战，包括高压力、高电压、高温与更大的封装尺寸，对供应链都是新的技术考验。
以高压力来说，单一针脚对晶圆施加约五克的压力，随著针脚数增加至二万个，可能会产生高达一○○公斤的接触力，在测试时对晶圆表面产生更大的压力下，可能导致晶圆损伤，因此，探针卡的机械设计也必须跟著升级，并平均分散压力到晶圆表面，且针脚也必须设计为超低压力，才能符合需求。
测试介面价格将翻涨一倍
此外，AI/HPC晶片需要处理庞大的运算工作，功率需要高达二千瓦以上，以及承受较高的电压，在测试中，探针卡必须具备高电流承载能力，才能安全的传导大量电流而不过热或烧毁，若不足，将导致测试结果不稳定、停机时间增加并造成成本增加。（全文未完）
全文及图表请见《先探投资周刊2355期精彩当期内文转载》
◎封面故事：台积电先进封装供应链向前冲
◎特别企划：股东会大老板怎么看景气
◎国际趋势：关税法律战 华尔街何时能解放
◎中港直击：陆电动车全球市场趴趴走
如没特殊注明，文章均来源于互联网，版权归原创作者所有，如有侵权，请联系我们处理！
